摘 要：該文簡要介紹了一種基于DDS芯片DAC34H84的短波數字BPSK射頻信號源，該數字信號源可以產生2～30 MHz內的M序列碼、巴克碼、自定義二進制碼的BPSK調制信號。該文詳細描述了BPSK調制原理和DDS芯片DAC34H84的技術特點，并闡述了該數字信號源FPGA+DSP架構的設計原理和具體編程實現方式，最后給出了部分該信號源的實際測試輸出結果。該信號源具有信號輸出形式設置靈活、性能優越等特點，可廣泛用于基于軟件無線電體制的電離層短波信道探測設備中。
關鍵詞：DAC34H84 BPSK 軟件無線電 短波信道探測
中圖分類號：TN74 文獻標識碼：A 文章編號：1672-3791（2015）12（a）-0003-04
Abstract：The article introduces a shortwave digital BPSK RF signal generator made by DAC34H84 DDS chip， which can generate BPSK RF signal modulate by M serial code， Barker code， binary code in 2～30MHz frequency range. This article describes the BPSK theory and technique feature of the DAC 34H 84 chip， and describes the design principle and implementing program method， and shows some output results graphically. This generator specializes at agility operation and predominant performance. It can be used in ionoshperic shortwave channel detectiondevice based on software defined radio system.
Key Words：DAC34H84；BPSK；Software defined radio；Shortwave channel detection
依靠電離層反射的短波通信具有通信距離遠、設備簡單、機動靈活等優點，被廣泛應用于遠距離通信。為保證通信質量需要實時監測通信信道，選擇最佳通信頻率。短波信道探測通常通過收―發一系列探測頻率來測試通信信道的多徑時延、多普勒頻移等特征參數。相位編碼（BPSK）信號是短波信道探測中一種常用的信號形式，BPSK信號的時寬τ=PT，等效帶寬B=1/T，其脈沖壓縮比D=τB=PT×1/T=P。在不增加單脈沖寬度的前提下，通過相位編碼技術，延長載波信號發射時間，加大發射信號能量，獲得高接收信噪比。短波信道探測中常用的基帶調制碼有M序列、巴克碼、互補碼等。該文旨在設計一種基于DDS芯片和FPGA芯片的數字短波BPSK射頻信號源，充分利用FPGA的可編程靈活性能和DDS的優良射頻輸出性能，合理分配兩者的功能，實現一款小型、靈活的單板數字射頻信號源。
1 BPSK原理
相移鍵控（Phase Shift Keying， PSK）[1-4]，它是受鍵控的載波相位按數字基帶脈沖的規律而改變的一種數字調制方式。這種以載波的不同相位直接表示相應數字信息的相位鍵控，通常被稱為絕對移相方式。當基帶信號為二進制數字脈沖序列時，所得到的相位鍵控信號為二進制相位鍵控，即BPSK，它的表達式為：
2 系統設計
2.1 DAC34H84芯片簡介
DAC34H84是德州儀器（Texas Instruments）最新推出的數據速率高達1.25 GSPS的四通道16位模數轉換芯片。DAC3484 的功能框圖如下圖2所示，主要模塊單元有：高性能鎖相環、高速數據輸入輸出緩沖區、數字壓控振蕩器、FIR濾波器、SPI控制接口、輸出幅度控制單元。芯片封裝尺寸為9 mm×9 mm，它的超低功耗（1.2 W）使系統的熱設計大大的簡化，是目前業界功耗最低的4通道1.25 G 采樣的DAC。同時它支持DPD（數字預失真）發射系統要求的大帶寬多天線無線通信標準。DAC34H84的關鍵特性和優勢有：
（1）片上32位NCO（數控振蕩器），可用于復雜調制方案；
（2）片上Coarse Mixer調制，可用于簡單調制方案；
（3）可選擇2x、4x、8x和16x倍插值，截止點衰減優于90 dBc；
（4）時間交錯式32位LVDS接口，數據速率高達625 MSPS；
（5）8位深度FIFO（先進先出）存儲器，大大降低了對數據時鐘和數據時鐘同步的要求；
（6）片上支持多DAC同步；
（7）高性能，低抖動時鐘PLL功能；
（8）特有的Group Delay調整功能；
（9）差分可選擇輸出能力：10 ～30 mA。
2.2 原理框圖
該文設計思路是基于軟件無線電的架構方式，射頻信號的相位調制在數字域實現，調制射頻數據通過DDS芯片直接轉化為射頻信號輸出。系統設計原理框圖如圖2所示。系統采用FPGA+DDS芯片的實現方式，FPGA芯片負責處理邏輯控制接口和射頻信號數字調制；控制電路負責接收上位機的控制參數，并根據參數配置DDS芯片和通知FPGA調制信號的頻率和基帶信號參數信息； DDS芯片負責BPSK射頻信號輸出；時鐘電路由固定參考時鐘倍頻、分配產生各器件的工作時鐘。
2.3 實現過程
為實現DDS芯片各通道獨立參數（輸出信號的頻率、相位、幅度）可控，并保證在同一基準同步脈沖下各通道輸出一致，設置DAC34H84 DDS芯片關閉NCO混頻器功能，利用該芯片自帶的FIFO存儲器，FIFO數據寫入與讀取采用雙同步方式，使用外部數據輸入方式，將預先設置的頻率信息轉換成數字射頻BPSK數據，DDS芯片直接輸出該射頻信息，產生輸出射頻信號，并保證輸出射頻信號的頻譜質量。 為保證FPGA與DDS芯片的數據通信，通過FPGA輸出控制和設置時鐘分配芯片參數，保證DDS芯片的數據數據輸入時鐘、參考工作時鐘及射頻數據更新時鐘三者時序協調一致。其中射頻數據更新時鐘fOSTR與DDS參考工作時鐘fDAC系為：
控制電路上電后實時接收上位機的控制參數，控制參數內容主要有：射頻信號輸出的頻率、幅度和相位信息，調制信號的位數、碼的表示方式（16進制）及每個碼元所持續時間，輸出射頻信號頻率點數及每頻點重復輸出次數?？刂齐娐犯鶕@些參數初始化配置DAC34H84的控制寄存器，編程設計采用C語言，設置函數主要有：
其控制電路初始化控制寄存器后，進入等待中斷信號狀態，一旦檢測到FPGA芯片通過換頻脈沖觸發的中斷信號，就將本次輸出信號的相關參數信息寫入FPGA存儲器中，FPGA芯片根據其中的調制信號信息和載波信息進行BPSK數字調制。通過計算出每個碼元對應的時鐘周期數，選擇當前時鐘下的碼元數字形式（0或者1），對應載波信號相位的反轉關系，產生當前時鐘周期下的射頻調制數字數據（二進制補碼形式）。在同步脈沖觸發下，FPGA芯片將射頻調制數字數據通過數據更新時鐘實時發送至DAC34H84芯片，并使能該芯片。該芯片直接數據射頻調制信號。FPGA編程采用Verlog語言，程序流程如下圖所示。
2.4 輸出結果
該射頻信號源最終實現為一單板6U標準CPCI總線板卡，適用于通用的CPCI總線機箱。該射頻信號源具有四通道獨立輸出功能；輸出射頻載波頻率范圍為2～30 MHz的短波頻段，且在該頻段內可實現BPSK調制的多比特或單比特基帶信號；其通頻帶內的射頻輸出信號幅度誤差<0.1 dB；射頻信號的諧波、雜散指標都優于60 dBc。通過外部觸發信號的同步，該信號源可實現固定頻率步進的線性掃頻，滿足電離層研究中整個短波通頻帶探測的需求。下圖為該射頻信號源輸出通過示波器觀察的結果。
3 結語
該文設計的基于DAC34H84的數字BPSK射頻信號源采用軟件無線電設計理念，信號輸出形式靈活多變，既可做單頻載波信號源，也可作為任意碼元數相位調制信號源，還可以根據觸發同步脈沖做掃頻信號源，并且具有優越的射頻性能指標。整個板卡設計為6UCPCI總線結構，通用性強，特別適合作為短波信道探測設備使用，方便開展不同電離層條件下不同信號形式的信道探測試驗。
參考文獻
[1] （美）Bernard Sklar.Digital Communications Fundamentals and Applications Second Edion[M].北京：電子工業出版社，2010.
[2] 高磊，陳志強，吳黎慧，等.基于FPGA的BPSK調制與解調器設計[J].電子測試，2011（6）：66-67.
[3] 裴少俊，胥嘉佳，黃克平.一種基于AD9854的BPSK信號產生設計[J].電子科技，2013，26（1）：74-76.
[4] 郗誠，任家富，黃衛軍.基于FPGA的BPSK的實現，計算機與信息技術[J].2007（36）：75-76.
